Asic Physical Designer in

Die Fraunhofer-Gesellschaft betreibt in Deutschland derzeit 76 Institute und Forschungseinrichtungen und ist die weltweit führende Organisation für anwendungsorientierte Forschung. Rund 30 000 Mitarbeitende erarbeiten das jährliche Forschungsvolumen von 2,9 Milliarden Euro.

Wir am Fraunhofer-Institut für Photonische Mikrosysteme IPMS arbeiten auf internationalem Spitzenniveau an nanoelektronischen, mechanischen und optischen Komponenten und ihrer Integration in winzigste, »intelligente« Bauelemente und Systeme. Gemeinsam mit der Industrie, Dienstleistungsunternehmen und der öffentlichen Hand entwickeln wir innovative Lösungen zum direkten Nutzen für Unternehmen und zum Vorteil der Gesellschaft. Unsere Technologien finden sich in allen relevanten Märkten, wie der Informations
- und Kommunikationstechnik, Konsumgüterelektronik, Halbleiterindustrie sowie Automobil
- und Medizintechnik.

Das Geschäftsfeld Data Communication & Computing liefert produktnahe Lösungen für anwendungsspezifische Problemstellungen für Kunden aus Industrie und Forschung. Diese umfassen Hardware und Software in den Bereichen optisch drahtlose Kommunikation (Li-Fi), batterielose IoT-Sensorknoten, Echtzeitkommunikationssysteme, Automobilelektronik, RISC-V-Prozessoren sowie KI-Algorithmen.

Als Hardwareentwickler*in Backend Digital haben Sie bei uns die Möglichkeit, in einem hochinnovativen Bereich als Teil unseres engagierten Teams mitzuarbeiten. Sie spezifizieren, implementieren und optimieren Hardwarekomponenten komplexer SoCs und Mixed-Signal-ASICs für High Performance oder Low Power. Für dieses Team suchen wir aktuell eine*n talentierte*n und erfahrene*n ASIC Physical-Designer*in, welche*r uns unterstützen möchte.

**Was Du bei uns tust**
- Verantwortung für Forschung und Entwicklung im Bereich Physical-/Backend-Design für SoCs oder Mixed-Signal-ASICs (Implementieren von RTL-Design zu GDSII)
- Durchführen von RTL-Code-Checking, statischer Timing-Analyse und Testeinbau mit Hilfe modernster Designwerkzeuge
- Erstellen von Floor Planning und Anwenden der Clock Tree-Synthesis (CTS) für optimale Chiplaufzeiten
- Eigenverantwortliches Verifizieren der Design-Entwürfe in Hinblick auf z.B. Timing, Leistung und Rauschen (Sign off) sowie zentrale*r Ansprechpartner*in für Fehlersuche und -analyse vor der Fertigung (DRC/LVS)
- Proaktives Einbringen zukünftig spannender Entwicklungsideen und -themen und Vorantreiben der Innovationsprozesse
- Betreuung von Studierenden bei wissenschaftlichen Arbeiten

**Was Du mitbringst**
- Erfolgreich abgeschlossenes Master
- oder Diplomstudium in Informatik, Elektrotechnik oder einem verwandten Fachgebiet
- Mehrjährige Berufserfahrung im Bereich Backend
- Technisches Know-How in ASIC Place&Route-Tools (z.B. Cadence oder Synopsys) und Erfahrung mit Skriptsprachen wie Shell, TCL, Make oder Python
- Gute Kenntnis in Sprachen wie VHDL, Verilog oder SystemVerilog
- Persönlichkeit: kommunikativer und verantwortungsbewusster Teamplayer mit ausgeprägter Problemlösekompetenz und der Fähigkeit über den Tellerrand hinauszublicken

**Was Du erwarten kannst**

Freuen Sie sich auf ein inspirierendes Arbeitsumfeld, das von Vertrauen, Kreativität und Teamgeist lebt. Wir bieten Ihnen eigenverantwortliche Aufgaben mit Gestaltungsfreiraum für Ihre Talente und Ideen. Ihre individuelle Entwicklung fördern wir mit einer intensiven Einarbeitung, regelmäßigen Feedbackgesprächen und individuellen Trainings. Zudem unterstützen wir Sie bei der Vereinbarkeit von Beruf und Privatleben durch flexible Arbeitszeiten, verschiedene Sport
- und Gesundheitsangebote sowie weitere Fraunhofer-Programme. Wir verbinden aktuelle Forschungsarbeiten mit Kundenprojekten für Unternehmen in einmaliger Weise.

**Ihre Karriere**:Anspruchsvoll, abwechslungsreich, mit besten Entwicklungschancen.
**Ihr Umfeld**: Hochprofessionell und innovativ.
**Ihr neuer Arbeitgeber**: Die Fraunhofer-Gesellschaft.
**Ihre Zukunftsadresse**: Das Fraunhofer IPMS.

Wir wertschätzen und fördern die Vielfalt der Kompetenzen unserer Mitarbeitenden und begrüßen daher alle Bewerbungen - unabhängig von Alter, Geschlecht, Nationalität, ethnischer und sozialer Herkunft, Religion, Weltanschauung, Behinderung sowie sexueller Orientierung und Identität. Schwerbehinderte Menschen werden bei gleicher Eignung bevorzugt eingestellt.

Die wöchentliche Arbeitszeit beträgt 39 Stunden. Die Stelle kann auch in Teilzeit besetzt werden. Anstellung, Vergütung und Sozialleistungen basieren auf dem Tarifvertrag für den öffentlichen Dienst (TVöD). Zusätzlich kann Fraunhofer leistungs
- und erfolgsabhängige variable Vergütungsbestandteile gewähren.

Mit ihrer Fokussierung auf zukunftsrelevante Schlüsseltechnologien sowie auf die Verwertung der Ergebnisse in Wirtschaft und Industrie spielt die Fraunhofer-Gesellschaft eine zentrale Rolle im Innovationsprozess. Als Wegweiser und Impulsgeber für innovative Entwicklungen und wissenschaftliche Exzellenz